超低ノイズアプリケーションに向けた降圧レギュレータのパッシブフィルタ設計コンセプト

スイッチモード電源 (SMPS) には、従来の低ドロップアウト (LDO) レギュレータと比較して効率が高いという利点があります。そのスイッチングの性質により、SMPSはそのスイッチング周波数とその高調波でノイズを放出します。本稿では、SMPSレギュレータで超低出力電圧ノイズを実現するためのフィルタリングを設計する手順について説明します。単段容量性フィルタは、DC/DCコンバータのアプリケーションに一般的に使用されます。低ESRセラミックコンデンサは、出力電圧リップル仕様を満たすために使用されます。単段容量性フィルタでも、1~2mV以下の出力電圧リップルを要求しないアプリケーションには十分です。1mV未満のリップルを満たす必要があるRF ADCやDACアプリケーションなどのアプリケーションでは、スイッチングノイズを効果的に抑制するために第2段ステージのLCフィルタを使用する必要があります。

単段フィルタ設計

同期整流降圧コンバータは、入力コンデンサ (CIN) 、ボディダイオードを備えた2つのスイッチ (S1およびS2) 、エネルギー貯蔵パワーインダクタ (L) 、および出力コンデンサ (COUT) で構成されています。入力ソースは、S1がオンでS2がオフのときに、パワーインダクタ (L) と負荷にエネルギーを供給します。この間、インダクタ電流が上昇します。インダクタに蓄積されたエネルギーは、S2がオンでS1がオフのときに出力コンデンサと負荷に伝達され、インダクタ電流が低下します。降圧レギュレータのスイッチング動作により、出力電圧が変動します。出力コンデンサ (COUT) は、定常状態で出力電圧を平滑化するために出力に配置されます。出力コンデンサは、高周波電圧成分がグランドに戻るための低インピーダンス経路を提供することにより、出力電圧リップルを低減します。

図1: 同期降圧レギュレータのCCM動作

図1 : 同期降圧レギュレータのCCM動作

その後の開発では、出力電圧リップルを最小化するために、降圧コンバータが連続導通モード (CCM) で動作すると想定されています。Lのインダクタンスは、インダクタ電流リップル要件を満たすように設計されています。Lの最小インダクタンスは次のように決定されます。

Equation 1 (1)

ここで、VINとVOUTはそれぞれ入力電圧と出力電圧を表し、 Equation 1.1はデューティ比を表し、IL,p--pはインダクタのピークツーピーク電流リップルを表し、fSWはコンバータのスイッチング周波数を表します。通常、ピークツーピークインダクタ電流のリップルは、出力DC電流の20~40%として選択されます。

出力容量は、出力リップルが指定されたピークツーピーク値を下回るように選択されます。単段容量性フィルタの場合、1mV~2mVの最小出力電圧リップルを実現できます。

定常状態では、コンデンサに供給される正味の電荷は、1つのスイッチング期間内でゼロになります。図1の斜線部分の領域のコンデンサの電荷は次のように計算されます。

Equation 2 (2)

ここで、Tは1つのスイッチングサイクルの周期です。定義上、特定の期間のコンデンサの電荷は次のように表すこともできます。

Equation 3 (3)

式 (2) および (3) の場合、必要な出力ピークツーピーク電圧リップル (VOUT,p--p) を達成するための最小容量は次のように決定されます。

Equation 4 (4)

理想的には、より多くの出力コンデンサを並列接続することにより、ノイズシャント機能を向上させることができます。実際には、出力コンデンサはPCB上に横方向に配置されます。PCBに出力コンデンサを追加すると、シャントパスに寄生インダクタンスとAC抵抗が追加され、スイッチングノイズをバイパスする効果が低下します。

最適化されたインダクタを集積して電力コンバータの設計をシンプルにするMPSの電力モジュールの代表的なPCBレイアウトを図2に示します。MPM3833CのPCBレイアウトでは、電力損失を最小限に抑えるために、出力電力パスに幅の広い銅面が使用されています。出力コンデンサは、出力電流経路に沿って配置されます。図に示すように、出力プレーンに配置されるコンデンサが増えると、追加のコンデンサから電源モジュールの出力ピンまでの距離が長くなります。その結果、電源モジュールから離れた出力コンデンサには、より多くの寄生インダクタンスが含まれます。出力容量を追加すると効果が低下し、最終的にはシャントループが寄生インダクタンスによって支配されます。

図2: MPM3833C電源モジュールの代表的なPCBレイアウト

図2 : MPM3833C電源モジュールの代表的なPCBレイアウト

ループ寄生インダクタンスの影響を示すために、さまざまな出力コンデンサを備えたMPM3833CをSimplisを使用してシミュレーションします。追加の出力コンデンサごとに、バイパスループに追加の0.5nHの寄生インダクタンスが導入されると想定されています。図3は、1つの22uFコンデンサを備えた電源モジュールの出力リップルを示しています。バイパスコンデンサは、5V入力、1.2V出力、および2A負荷で出力リップルを約3mVに効果的に低減します。

Figure 3: Output Voltage Ripple of MPM3833C with One 22μF Output Capacitor

図3 : 22μF出力コンデンサを1つ搭載したMPM3833Cの出力電圧リップル

出力電圧リップルをさらに低減するために、1つの追加の22uF出力コンデンサが出力に配置されます。新しいコンデンサは電源モジュールから離れた場所に配置する必要があるため、新しいコンデンサに関連する寄生インダクタンスは1nHです。シミュレートされた出力電圧リップルを図4 (a) に示します。ここでは、出力電圧リップルが2mVに減少しています。1つの22uF出力コンデンサが出力電圧リップルを3mVに効果的に下げる図3に示す波形と比較すると、追加の22uFコンデンサはあまり効果的ではありません。図4 (b) は、もう1つの22μFコンデンサ (合計4 x 2μF) を使用した場合の出力電圧リップルを示しています。最後の22μFコンデンサは、バイパスループに1.5nHの寄生インダクタンスを含みます。図に示すように、追加の22μFコンデンサによって達成される出力リップルの低減は、3 x 22μFを使用した場合と比較して5%未満です。

Figure 4: Output Voltage Ripple of MPM3833C

図4 : MPM3833Cの出力電圧リップル 

図3と図4に示すように、PCBに配置される出力コンデンサが増えると、PCBの銅または配線によって導入される寄生インダクタンスが支配的になります。最終的に、コンデンサを追加する利点は、ループに追加される寄生インダクタンスによって打ち消されます。

第2段フィルタ設計

通常、シャント出力コンデンサは、出力電圧リップルを1mVに効果的に低減できます。このポイントを超えるには、出力電圧リップルを小さくするために第2段出力フィルタが必要になります (1mV未満の電圧リップルを実現できます) 。図5は、第1段の出力コンデンサにカスケード接続された第2段のLCフィルタを示しています。第2段フィルタは、1つのフィルタインダクタとその直列抵抗 (DCR)、バイパスコンデンサブランチ、およびダンピングブランチで構成されています。LCフィルタは、出力に高インピーダンスを生成することによって機能します。フィルタリングインダクタ (Lf) は、目的の高周波範囲で抵抗性があり、熱の形でノイズエネルギーを放散します。インダクタは追加のシャントコンデンサと組み合わされて、ローパスLCフィルタネットワークを形成します。

図5: 並列ダンピングブランチを備えた第2段LCフィルタ

図5 : 並列ダンピングブランチを備えた第2段LCフィルタ

第2段フィルタは、適切に設計されている場合、出力電圧ノイズを低減するのに非常に効果的です。目的の周波数帯域に合わせて、第2段LCフィルタの部品サイズを決定することが重要です。設計手順の最初のステップでは、式 (4) に基づいて第1段の出力コンデンサを選択します。5mV〜10mVの出力電圧リップルは、第1段階の設計では一般的です。通常、10~22uFのコンデンサで十分です。システムの安定性を確保するには、第1段のコンデンサCOUTを第2段のバイパスコンデンサ (C1) よりも小さくする必要があります。

第1段のコンデンサが決定され、指定された出力電圧リップル (特定の周波数で) が与えられると、第2段のLCフィルタの必要な減衰は次のように決定できます。

Equation 5 (5)

ここで、V1,p--pは出力コンデンサでのピークツーピーク電圧リップルを表し、Vo,p--pは (第2段フィルタ後の) ピークツーピーク出力電圧を表します。

フェーザ分析を使用して、LCフィルタのゲインの振幅は次のように決定されます。

Equation 6 (6)

大きな直列抵抗で構成されるダンピングブランチのインピーダンスは、スイッチング周波数でのバイパスブランチよりもはるかに大きいことに注目してください。したがって、図5に示すフィルタは、2次RLCフィルタとして近似されます。

フィルタのカットオフ周波数は次のように決定されます。

Equation 7 (7)

通常、0.22μH〜1μHのインダクタンスを持つインダクタを選択して、必要な出力リップルを実現できます。インダクタは、大きな抵抗によって消費電力が増加し、出力電圧レギュレーションが低下するため、DCRが最小になるように選択する必要があります。DC電流が増加すると、インダクタのコア材料が飽和し、インダクタのインダクタンスが減少することに注目してください。定格DC電流でインダクタンスが十分に高くなるように注意する必要があります。

フィルタリングインダクタを選択すると、そのDCRをデータシートから抽出できます。2次フィルタである第2段LCフィルタは、カットオフ周波数により10年ごとに40dbのロールオフを与えます。特定の周波数での減衰は、次のように見積もることができます。

Equation 8 (8)

式 (5) で計算された減衰を使用して、必要なカットオフ周波数は次のように決定されます。

Equation 9 (9)

続いて、必要なバイパス容量 (C1) は次のように決定されます。

Equation 10 (10)

低ESRおよびESLのバイパスコンデンサとしてセラミックコンデンサを使用する必要があります。セラミックコンデンサの静電容量は、DCバイアス電圧で大幅なディレーティングが発生することに注目してください。図6は、定格6.3Vの村田製作所製0805セラミックコンデンサのDCディレーティング曲線を示しています。図に示すように、最大定格DCバイアス電圧では、静電容量は公称値の20%に低下します。バイパスコンデンサは、ディレーティングを考慮して、公称DCバイアス電圧で選択する必要があります。

図6: DCバイアスブランチでの代表的なセラミックコンデンサのディレーティング曲線

図6 : DCバイアスブランチでの代表的なセラミックコンデンサのディレーティング曲線

ダンピング

第2段のLCフィルタは、適切に減衰されていない場合、共振ピーキングを引き起こす可能性があります。フィルタリングインダクタとバイパスコンデンサ間の共振により、出力リップルが増幅され、負荷過渡時に望ましくないリンギングが発生する可能性があります。図7 (a) は、第2段LCフィルタを備えたアンダーダンプコンバータシステムの出力電圧を示しています。最初、システムは定常状態で動作します。t = 200μSで、1A〜2Aへの負荷過渡が開始され、出力電圧の振動が始まります。図7 (b) は、過減衰第2段フィルタの負荷過渡時の出力電圧と電流を示しています。負荷過渡時の望ましくないリンギングを回避するには、第2段階のLCフィルタの共振を適切に減衰させる必要があります。ほとんどの設計では、制御の安定性の問題を回避するために、第2段階のフィルタは制御ループの外側に配置されます。したがって、ダンピングは受動部品 (追加のダンピング抵抗) によって実現する必要があります。

Figure 7: Step Response

図7 : ステップ応答

フィルタリングインダクタには通常、インダクタと直列に寄生DC抵抗が含まれています。このDCRは、ネットワークにダンピングを与えます。ただし、直列RLC回路に十分なダンピングを提供するには、直列抵抗がEquation 1.3を満たす必要があります。ほとんどの場合、DCRだけでは十分な減衰を提供できません。この目的のために、RCダンピングネットワークがバイパスコンデンサと並列に挿入され、直列DCR抵抗とともに共振回路をダンピングします。

設計例

EVREF0102Aは、ZCU1275 Zinq UltraScale+ RFSoC特性評価キット用に開発されたRFデータコンバータ電源モジュールです。EVREF0102アナログ電源モジュールは、ZCU1275開発キットの高速データコンバータに超低ノイズ電源を提供します。

図8: EVRF0102超低ノイズ電源モジュール

図8 : EVRF0102超低ノイズ電源モジュール

EVREF0102Aは、インダクタが集積された5つの高効率降圧スイッチモード電源モジュールを採用しています。MPM3833Cは6V、3Aの超小型降圧電源モジュールであり、 MPM3683-7は16V、8Aの電源モジュールです。両方の電源モジュールは、OCP、OVP、UVP、OTPなどが集積された保護機能を備えています。従来のLDOソリューションと比較して、 EVREF0102Aは最大80%の効率改善を達成できます。EVREF0102Aアナログ電源モジュールは、強制連続導通モード (CCM) 動作を活用し、ポストパッシブフィルタを実装することにより、ザイリンクスの高速データコンバータの仕様を満たす超低ノイズを実現します。CLCパッシブフィルタは2つの最も感度の高いADCおよびDACレールに使用され、容量性フィルタは残りの電源レールに使用されます。

設計手順は、MPM3833C電源モジュールを使用してレールに電力を供給するADC_AVCCレールに示されています。MPM3833Cは1μHのパワーインダクタを内蔵しており、5V入力および0.925V出力でのインダクタの電流リップルは式 (1) を適用することにより0.63Aと決定されます。続いて、式 (4) に基づいて第1段の出力コンデンサを22μFとして選択し、第2段のフィルタに3mVの電圧リップルを供給します。

第2段LCフィルタに必要なゲインは、スイッチング周波数で120μVの出力電圧リップルを実現するために式 (5) によって-30dBとして決定されます。サイズと定格電流の可用性を考慮して、0.24μHの村田製作所製のチップインダクタであるDFE201612E-R24が十分な定格電流で選択されています。ADCおよびDACレールは、最大15MHzの周波数範囲にわたって超低ノイズを必要とします。十分なマージンを持って減衰を提供するために、2段目のフィルタのカットオフ周波数は25kHzに選択されています。最後に、フィルタリングコンデンサは150μFとして選択されています。この設計は、十分なマージンを提供するために保守的です。カットオフ周波数は、高周波 (最大15MHz) でのフィルタループの増加に伴う寄生誘導インピーダンスによる高周波ゲインの増加を補償するように選択されます。ダンピングコンデンサには、ESRが100mΩのSP-Capが選択されています。SP-Capの直列抵抗はダンピングに十分な大きさであるため、外部抵抗を追加する必要はありません。

EVREF0102Aの出力ノイズ測定のFFT結果を図9に示します。示されているように、スイッチング周波数でのピークノイズは14μVに減少します。

図9: EVREF0102のADC_AVCCレールの出力ノイズ測定

図9 : EVREF0102のADC_AVCCレールの出力ノイズ測定

結論

本稿では、超低出力電圧ノイズを実現するための降圧レギュレータの出力フィルタの設計手順について概説しました。単段出力コンデンサフィルタは、出力電圧リップルを最大2mVまで低減することができます。出力電圧リップルを1mV未満に効果的に低減するために、第2段LCフィルタが追加されています。2つめののLCフィルタの設計には、フィルタリングインダクタ、バイパスコンデンサ、およびダンピングブランチの選択が含まれます。設計例として、ザイリンクスのZCU 1275キットの高速A/Dコンバータのパワーレールを示しました。最適化されたフィルタは、出力電圧リップルを効果的に除去して、ADC / DACレールの超低ノイズ要件を満たします。

 

____________________________________________

興味のある内容でしたか? お役に立つ情報をメールでお届けします。今すぐ登録を!